Verilog HDL 生成块的问题,为什么直接循环不行?

Verilog HDL 生成块的问题,为什么直接循环不行?
看了VERILOG的生成块那一节,没怎么看懂,然后上网搜了一下生成块的问题,结果搜出来一个人问的东西,但没人解答,求达人解答!
//错误的程序
module try(out,i0,i1);
parameter N=32;
中间声明变量省略掉,定义输出是out,输入是i0,i1
for（i=0;i

詹姆斯_james 1年前已收到1个回答举报

xxanonymity 幼苗

共回答了28个问题采纳率：89.3% 举报

你要按照功能来啊.generate本来就是用来构建逻辑的,你这个位置就是实例化.而单纯的for只是用来做循环.2个在一起就是循环构建逻辑.你只是单纯的for,编译器当然不知道你是要干嘛.而且for是不能直接出现在module下的.

1年前

可能相似的问题

Verilog HDL 模60 BCD码加法计数器程序段如图所示：为什么要判断高位是否为5?

1年前1个回答
Verilog HDL错误Error (10110)

1年前1个回答
用Verilog HDL设计一个4位BCD码计数器

1年前1个回答
verilog hdl 怎么解决这警告呢

1年前1个回答
verilog HDL module traffic_lights/*(on,off,red_tics,amber_ti

1年前1个回答
在Verilog HDL中x表示不确定或未知的逻辑状态,那么x是否可以用来作为标识符呢?

1年前1个回答
懂verilog HDL语言的来

1年前1个回答
异步减法器Verilog HDL代码

1年前1个回答
Verilog hdl 中always @(negedge clrn or posedge clk) 是什么意思?

1年前1个回答
Verilog HDL的一个程序是什么意思?

1年前1个回答
Error (10278):Verilog HDL Port Declaration error at led_disp

1年前1个回答
用Verilog hdl设计一个实现8位ALU功能的函数

1年前1个回答
利用Verilog HDL设计一个电路,对输入的一串二进制数,用于检测序列中连续3个或者3个以上的1 hit

1年前1个回答
初级verilog hdl中关于reg的问题 reg [0:7]leddig;和reg[31:0]count;

1年前1个回答
请解释下Verilog HDL程序

1年前1个回答
Verilog HDL语言中如果是有符号数怎么定义啊?Parameters定义的数是不是都是无符号数?

1年前1个回答
Error (10228):Verilog HDL error at top.v(1):module "top" can

1年前1个回答
Error (10207):Verilog HDL error at :can't resolve reference

1年前1个回答
Error (10170):Verilog HDL syntax error at ***.v(222) near te

1年前1个回答

你能帮帮他们吗

请问这一句英语语法是否正确Is it those whose opinions resemble ours that w

1年前
10颗树栽5排每排必须4颗怎么

1年前
下列实验中能证实光具有波动性的实验是

1年前
计算：19961997×19971996-19961996×19971997=______．

1年前
石头放到死海中能沉下去吗?还有,至今为止,

1年前

精彩回答

Verilog HDL 生成块 的问题,为什么直接循环不行?

Verilog HDL 生成块的问题,为什么直接循环不行?